



BÀI THỰC HÀNH 4

KIỂM TRA THIẾT KẾ SỬ DỤNG TESTBENCH

I. Mục tiêu

Sinh viên làm quen với việc kiểm tra thiết kế bằng phương pháp viết Testbench và sử dụng ModelSim-Altera để kiểm tra thiết kế.

II. Chuẩn bị thực hành

- Sinh viên đọc trước và thực hành sử dụng ModelSim-Altera trong các file Hướng dẫn sử dụng ModelSim-Altera đã up trên Course.
- Sinh viên phải chuẩn bị các phần được yêu cầu trong mỗi câu của bài Lab và nộp vào đầu buổi học.
- Điểm bài chuẩn bị được tính vào điểm bài báo cáo của Lab.

III. Nội dung thực hành

Câu 1.

Sử dụng ngôn ngữ Verilog HDL, thiết kế bộ ALU 32-bit có các chức năng như hình.


- Viết testbench tạo giá trị cho các tín hiệu input và quan sát kết quả sử dụng các thủ tục **\$display** và **\$monitor**, chạy mô phỏng kiểm tra chức năng và timing của thiết kế dùng ModelSim-Altera.

<i>M</i>	<i>S₁</i>	<i>S₀</i>	<i>ALU Operations</i>
0	0	0	Complement A
0	0	1	AND
0	1	0	EX-OR
0	1	1	OR
1	0	0	Decrement A
1	0	1	Add
1	1	0	Subtract
1	1	1	Increment A

Chức năng của ALU



Câu 2. Thiết kế mạch đếm 4-bit có sơ đồ như bên dưới:



Biết rằng:

- **clock**: kích cạnh lên
- **Reset_n**: bất đồng bộ và tích cực thấp
- **enable**: tín hiệu cho phép đếm (tích cực cao)
- **up_down**: điều khiển hướng của bộ đếm (0: đếm lên, 1: đếm xuống)

Yêu cầu:

- 2.1 Viết testbench để kiểm tra thiết kế theo mô hình quan sát dạng sóng bằng phần mềm ModelSim-Altera
- 2.2 Viết testbench để kiểm tra thiết kế theo mô hình tự kiểm tra (Self-checking) bằng phần mềm ModelSim-Altera

Câu 3.

Sử dụng ngôn ngữ Verilog HDL, thiết kế một tập gồm 32 thanh ghi, mỗi thanh ghi 4 byte. Tập thanh ghi có 2 port đọc, 1 port ghi, gồm các tín hiệu sau: ReadAddress1[4:0], ReadAddress2[4:0], WriteAddress[4:0], WriteData[31:0], ReadData1[31:0], ReadData2[31:0], WriteEn (tín hiệu cho phép ghi)

- Viết testbench tạo giá trị cho các tín hiệu input và chạy mô phỏng kiểm tra chức năng và timing của thiết kế.


Câu 4.

Sử dụng ngôn ngữ Verilog HDL, hiện thức một **dual_port RAM** kích thước 1024x8 (dung lượng 1KB) có các tín hiệu sau: Address[9:0], WriteData[7:0], ReadData[7:0], WriteEn, ReadEn.



- Viết testbench tạo giá trị cho các tín hiệu input và chạy mô phỏng kiểm tra chức năng và timing của thiết kế.

Câu 5. Thiết kế một **single port RAM** đồng bộ **read/write** có sơ đồ như bên dưới:



Biết rằng:

- **clock**: kích cạnh lên
- **cs**: chip_select
- **wr_e** = 1: cho phép ghi, **wr_e** = 0: cho phép đọc
- **oe**: Output enable
- **addr**: address (7-bit → RAM 128 byte)
- **data**: kiểu inout 8-bit

Yêu cầu:

- 5.1 Viết testbench để kiểm tra thiết kế theo mô hình quan sát dạng sóng bằng phần mềm ModelSim-Altera
- 5.2 Viết testbench để kiểm tra thiết kế theo mô hình tự kiểm tra (Self-checking) bằng phần mềm ModelSim-Altera

Câu 6.

Thực hành sử dụng chip SRAM có sẵn trên board DE2, kiểm tra quá trình đọc ghi trên chip. Sinh viên đọc hướng dẫn trong file **Lab8_Verilog part IV**, hoặc trong file **Thực hành sử dụng IP core, Phần 4**